Basic to FPGA Development
LAB00 : Programming digital gate & component by Verilog HDL
ในการทดลองนี้จะเกี่ยวกับการเขียนภาษา HDL เพื้อทำความเข้าใจลักษณะของ Low-level programming ซึ่งผู้เรียนหลายคนอาจเคยพบเจอแต่ High Level Programming เช่น C/C++ ,Python ,Java หรือภาษาที่พบเห็นได้ทั่วไป แล้วทำไมเราจะต้องมาเขียนเจ้า Low level Programming เราจะมาหาเหตุผลกัน โดยในวันนี้แบ่งช่วงการสอนออกเป็น 3 ส่วนใหญ่ๆ ดังนี้
- 1.Setting Environment and Create Project จะเป็นการเตรียมการและเปิดโปรแกรมเพื่อสร้างโปรเจค
- 2.HDL (Hardware Description Language) work flow จะเล่าถึงประเภทของคำสั่งในการทำงาน
- 3.Design HDL project เป็นการสร้างโปรเจคเพื่อออกแบบงานที่มีหลายโมดูล
- 4.Asynchronous VS Synchronous Circuit ความแตกต่างในการทำงานของ Synchronous และ Asynchronous ของตัวโมดูล
Last modified 2yr ago