> For the complete documentation index, see [llms.txt](https://docs.aic-eec.com/llms.txt). Markdown versions of documentation pages are available by appending `.md` to page URLs; this page is available as [Markdown](https://docs.aic-eec.com/fpga-design/basic-fpga/step-3-design-hdl-project/step-3.2-top-level-design.md).

# Top Level Design

หัวข้อนี้จะเป็นการรวมโมดูล Logic gate ที่เขียนไปข้างต้นเป็น S-R Flip flop 1 ตัว ดังรูป

### STEP 3.2 : Top Level Design

![](https://www.electronicsengineering.nbcafe.in/wp-content/uploads/2014/12/rs.png)

1. สร้างไฟล์ Add source → Design source → name : lab00\_part3\_RS\_ff แล้วคลิกขวา set as top
2. ทำตามผู้สอนเพื่อเสริมความเข้าใจ จะได้ผลลัพธ์ดังภาพ

![](https://paper-attachments.dropbox.com/s_D2B2D05BDFD5FE101431EC9DD3A565A58C8AEEC7D82625A85FAA79EBDB2CD993_1601025385990_Screenshot+from+2020-09-25+16-15-29.png)

**`หมายเหตุ`** คำสั่งที่ทำตามต้องส่งด้วย